삼성전자 "3나노 2세대 공정, 20% 이상 속도 빨라져"

[아이뉴스24 민혜정 기자] 삼성전자의 3나노미터(nm, 1나노는 10억 분의 1m) 2세대 공정 성능이 4나노 대비 20% 이상 향상된다.

26일 업계에 따르면 삼성전자는 내달 11~16일 일본에서 열리는 반도체학회인 'VLSI 심포지엄 2023'에서 3나노 공정 사양을 발표할 예정이다.

특히 삼성전자가 개발 중인 3나노 2세대 공정에 대한 내용이 공개될 예정이라 눈길을 끈다.

사전 공개된 자료에 따르면 3나노 2세대 공정은 기존 4나노 공정과 비교해 속도는 22%, 전력 효율은 34% 높아진 것으로 나타났다.

삼성전자가 자사 4나노 공정과 비교해 차세대 공정 사양을 공개한 건 이번이 처음이다. 그동안 5나노 공정 대비 성능 30%, 전력 50%, 면적 35% 수준으로 개선되는 것만 설명해 왔다.

4나노 공정은 10여년간 반도체 업계를 주도했던 핀펫 구조를 사용한 마지막 삼성전자 공정이다. 삼성전자는 3나노 1세대부터 차세대 트랜지스터 구조인 '게이트올어라운드(GAA)'를 적용했다.

반도체의 구성을 이루는 트랜지스터는 전류가 흐르는 채널과 채널을 제어하는 게이트로 구분되는데, GAA는 채널의 4면을 게이트가 둘러싸고 있다. 트랜지스터는 게이트와 채널의 접촉면이 많을수록 전류 흐름을 세밀하게 제어할 수 있다.

이에 따라 GAA는 반도체의 전류 흐름을 세밀하게 제어하는 등 채널 조정 능력이 높아지는 효과를 볼 수 있다. 게이트와 채널이 3면에서 맞닿아 있는 기존 핀펫 구조보다 GAA가 전력효율을 높일 수 있는 셈이다.

삼성전자는 지난해 6월 세계 최초로 3나노 GAA 공정의 반도체를 양산했다. 라이벌인 세계 1위 반도체 위탁생산(파운드리) TSMC도 지난해 말 3나노 공정을 시작했지만 핀펫 방식을 고수하고 있다.

정기봉 삼성전자 파운드리사업부 부사장은 지난 9일 '칩엑스 2023' 기조연설에서 "파운드리 산업은 에너지 효율이 높은 컴퓨팅 기기를 위한 기술을 개발해야 한다는 과제에 당면했다"며 "삼성전자만의 GAA 기술은 높은 설계 유연성을 가지고 있다"고 말했다.

민혜정 기자의 다른 기사 보기

• 4월 반도체·스마트폰 수출 '부진'…삼성전자, 2Q '전체 적자' 위기

• "차세대 메모리 시장 견인"···삼성전자, 업계 최선단 12나노 D램 양산